COMPUTING

La balada de AM4: cómo AMD estiró un zócalo de CPU de 28 nm a 7 nm

Hasta ahora, nuestra cobertura del E3 se ha centrado en los dos anuncios principales que hizo AMD sobre sus próximos productos de CPU y GPU. Pero la compañía también dio algunas otras presentaciones interesantes, incluida una sobre la evolución del Socket AM4.

Hay ciertas piezas de tecnología que reciben más atención que otras. Nadie parpadea ante una inmersión profunda de 10 o 20 diapositivas en las arquitecturas de CPU y GPU, pero rara vez hablamos de sockets o diseño de placa base, a pesar de que estos son pilares fundamentales de los productos que utilizamos. Sin Socket AM4, una CPU RyzenSEEAMAZON_ET_135 Ver comercio de Amazon ET es arena cara. Y como lo expresó AMD, hay una historia no contada de cómo AM4 “escalado de un dado monolítico con núcleos de 4x28nm (Bristol Ridge) a chiplets de proceso mixto con 16 núcleos”.

A medida que la Ley de Moore se ha ralentizado, los fabricantes han recurrido a métodos alternativos para lograr las mejoras que quieren ver de una generación a la siguiente. En lugar de depender de reducciones directas de nodos para mejorar el rendimiento, han recurrido al empaque como una forma de obtener nuevas ganancias. La familia de GPU Fury X de AMD, que debutó con el uso de HBM, es un ejemplo de cómo un cambio de empaque puede reducir sustancialmente el consumo de energía (consumo de energía del subsistema de memoria en este caso) al tiempo que proporciona ganancias significativas. El cambio a chiplets es una de las formas en que las empresas están resolviendo este problema, pero los chiplets todavía tienen que conectarse entre sí en un estándar de enchufe común.

AMD sentó las bases para su enfoque de chiplet modular con Ryzen de primera generación. Si bien no tenía una matriz de E / S separada, la idea de construir CPU en sus propios paquetes discretos y conectarlos a través de una estructura común todavía era un paso hacia la mayor modularidad de los chiplets en la actualidad.

AMD-SoC-1

Un desafío importante para AMD es mantener la compatibilidad de pines mientras se cambia de un troquel monolítico de cuatro núcleos construido en 28nm a un plan de núcleo mixto con silicio de 14nm y 7nm implementado en el mismo paquete. Tenga en cuenta que no hay forma de cambiar qué pines llevan qué datos. Se pueden realizar mejoras y mejoras en el socket, pero cambiar el diseño del socket rompe la compatibilidad con versiones anteriores.

AMD redujo su tono de golpe de 150um a 130um para Ryzen de 7nm, a pesar de los desafíos de hacerlo. En este momento, solo hay dos proveedores que crean este tipo de soluciones. Para hacer el cambio de manera efectiva, AMD tuvo que hacer la transición de los golpes de soldadura sin plomo tradicionales y adoptar lo que se conoce como pilares de cobre, con una tapa de soldadura sin plomo. Esto permite tonos de golpe notablemente más pequeños.

El dado de E / S de 12 nm habría utilizado protuberancias de soldadura de forma predeterminada, pero los chips de 7 nm utilizan pilares de cobre para una densidad superior. La matriz de E / S también tenía que estar equipada con esta solución para permitir una interfaz común. También se requirieron nuevos materiales e interfaces para el enrutamiento PCI Express 4.0: AMD optó por usar materiales de baja pérdida por primera vez y clasificó su propio trabajo en esta área como “Tomar algunas apuestas que valieron la pena”.

El diagrama de enrutamiento del chip subyacente. Puede ver los dos chiplets en la parte superior del dado y los trazos de cables que los conectan al dado de E / S. Los cuatro bloques rectangulares de cada CCX probablemente corresponden a la caché L3.

Estas mejoras son la primera fase para chiplets y diseños de chiplet. La adopción de chiplets es todavía un fenómeno muy nuevo en la industria de los semiconductores. Una razón por la que aún no los hemos visto utilizados más ampliamente, por ejemplo, es que no existe una interfaz o estándar común para el uso de diseños de chiplet. Aquí es donde AMD e Intel tienen una ventaja: ambas compañías tienen experiencia en la construcción de estructuras para conectar componentes y carteras de IP amplias para proporcionar los bloques de funciones necesarios. Comenzaremos a ver más empresas experimentar con estos métodos a medida que pase el tiempo y surjan nuevos estándares. Teóricamente, los chiplets a largo plazo podrían usarse para unir diferentes bloques de IP, cada uno construido con diferentes materiales o en diferentes nodos de proceso.

En este caso, los chiplets de AMD están construidos en 7nm, el chipset está construido en 14nm y la sección de la matriz de E / S que realmente maneja E / S usa 12nm, que en realidad es un 14nm optimizado con reglas de diseño y bibliotecas ajustadas. (AMD generalmente se ha limitado a esto al decir que los chiplets son de 7 nm y la E / S es de 14 nm, pero la compañía nos dio un poco de profundidad adicional en sus inmersiones profundas en E3).

AMD no dijo nada sobre la vida útil proyectada de AM4 o si se trasladaría a AM5 después de 2020. La compañía reiteró que tiene la intención de admitir el socket AM4 “hasta 2020”, pero no dijo nada sobre sus planes a partir de entonces. Se habla de que los primeros módulos DDR5 estarán disponibles posiblemente para fines de 2019 o principios de 2020, lo que significa que en 2021 podría ser fácilmente cuando veamos el primer chipset DDR5 convencional, y AMD bien podría optar por presentar Socket AM5 para capitalizar la necesidad de diferentes diseños de enrutamiento y circuitos para admitir la nueva DRAM. Sin embargo, esto es una conjetura y la compañía no ha hecho anuncios.

Publicaciones relacionadas

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Botón volver arriba
Cerrar
Cerrar