COMPUTING

CPU Intel Sapphire Rapids de 10nm, fotografiada

Intel está aumentando actualmente el volumen de su CPU Ice Lake-SP, pero ya se han filtrado las tomas de su siguiente generación, Sapphire Rapids. Para resumir rápidamente: hasta ahora, los procesadores de escritorio y de servidor de Intel se han basado en CPU de 14 nm. Ice Lake-SP es el primer producto de servidor de 10 nm de Intel y utiliza el núcleo de CPU Sunny Cove.

Sapphire Rapids es la continuación de Ice Lake-SP, y no se espera hasta 2022-2023. Siguiendo la nomenclatura de Intel, se fabricaría en el proceso de 10nm ++, y se espera que utilice la misma arquitectura de CPU Willow Cove que alimenta los chips móviles Tiger Lake de Intel. Las fotos a continuación fueron publicadas por YuuKi_AnS:

Una fuente ha confirmado a THG que el chip es una muestra de Sapphire Rapids A2, con 28 núcleos de CPU habilitados. Estamos viendo LGA4677, si los rumores son ciertos. Ice Lake-SP usa LGA4189, pero no es sorprendente que Intel cambie a un nuevo socket al mismo tiempo que agrega DDR5, PCIe 5.0 y chiplets. Las filtraciones anteriores también han sugerido que al menos algunos productos Sapphire Rapids admitirán la memoria HBM. Sin embargo, esto probablemente se limitaría a SKU específicos, ya que el HBM debe integrarse en el paquete.

Dado que el zócalo LGA4677 se estima en aproximadamente 72 mm x 54 mm, no hay forma de que los chiplets de arriba sean menos que enormes. De hecho, mucho más grande de lo que puede representar una matriz de CPU de siete núcleos. Las fuentes de THG afirman que Intel ha empaquetado hasta 14 núcleos por chiplet, para un total de 56 núcleos disponibles. Obviamente, este es un procesador de muestras de ingeniería temprano, por lo que tener solo 28 de los núcleos activos no se consideraría inusual.

Una diferencia interesante entre las CPU AMD y esta CPU ES es la brecha, o la falta de ella, entre el dado. En un procesador AMD Threadripper o Epyc, hay cuatro chiplets distintos ubicados alrededor del dado de E / S:

Imagen de Fritzchens Fritz, CC0 1.0

La CPU Intel no tiene dado de E / S, aunque hay un paquete externo Altera Max 10 FPGA. Mantener las CPU físicamente más juntas reducirá la latencia y reducirá el consumo de energía gastado en la comunicación chiplet a chiplet.

Estas son muestras de ingeniería para una CPU que no esperamos ver en 18-24 meses, por lo que las tomaríamos con un agitador de sal más que con un grano, pero lo que vemos aquí es, en general, lo que esperaríamos. ver. Intel ha declarado anteriormente que cree que su tecnología de empaque avanzada es un diferenciador significativo entre él y AMD. Veremos si AMD reúne sus chiplets Epyc nuevamente en una configuración agrupada durante las próximas generaciones de productos, pero por ahora parece que Intel y AMD pueden seguir estrategias diferentes cuando se trata de manejar la comunicación entre chips.

Publicaciones relacionadas

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Botón volver arriba
Cerrar
Cerrar