COMPUTING

AMD Demos 3D Stacked Ryzen 9 5900X: 192 MB de caché L3 a 2 TB / s

La feria comercial Computex ha comenzado en Taiwán y AMD abrió la feria con una explosión. La semana pasada, discutimos los rumores de que AMD estaba preparando un SKU Milan-X para su lanzamiento a finales de este año. La CPU basada en Zen 3 supuestamente ofrecería HBM integrado y una arquitectura apilada en 3D.

No sabemos si AMD traerá Milan-X al mercado en 2021, pero la compañía ahora ha mostrado el apilado de troqueles 3D de otra manera. Durante su discurso de apertura de Computex, Lisa Su mostró un 5900X con 64 MB de SRAM, integrado en la parte superior del chiplet die. Esto se suma a la caché L3 ya integrada en el chiplet mismo, lo que otorga un total de 96 MB de L3 por chiplet, o 192 MB por 5900X con dos chiplets. Las matrices están conectadas a través de vías de silicio (TSV). AMD afirma tener un ancho de banda de más de 2 TB / s. Eso es más alto que el ancho de banda L1 de Zen 3, aunque las latencias de acceso son mucho más altas. La latencia de L3 suele estar entre 45 y 50 ciclos de reloj, en comparación con una latencia de 4 ciclos para L1.

La nueva matriz “V-Cache” no es exactamente del mismo tamaño que el chiplet que se encuentra debajo, por lo que se utiliza algo de silicio adicional para garantizar que haya la misma presión en la matriz de cálculo y la matriz de caché. Se dice que la caché de 64 MB es un poco menos de la mitad del tamaño de un chiplet Zen 3 típico (80,7 mm cuadrados).

Esta cantidad de L3 en una CPU es bastante chiflada. No podemos compararnos con los chips de escritorio, porque Intel y AMD nunca enviaron una CPU con tanta caché dedicada a una cantidad tan pequeña de núcleos. El análogo más cercano en las CPU de envío sería algo como el POWER9 de IBM, que ofrece hasta 120 MB de L3 por chip, pero nuevamente, no tanto por núcleo. 192 MB de L3 para solo 12 núcleos son 16 MB de L3 por núcleo y 8 MB por subproceso. También hay suficientes diferencias entre POWER9 y Zen 3 que realmente no podemos mirar a la CPU de IBM para saber cómo el caché adicional aumentaría el rendimiento, aunque si tiene curiosidad acerca de la pregunta x86 versus no x86 en general , Phoronix hizo una revisión con algunos puntos de referencia en 2019.

En ausencia de una CPU aplicable a la que referirnos, tendremos que tomar la palabra de AMD en algunos de estos números. La compañía comparó un 5900X estándar (32 MB de caché L3 por chiplet, 64 MB en total) con un 5900X modificado (96 MB de caché L3 por chiplet, 192 MB en total) en Gears of War 5 (+12 por ciento, DX12), DOTA2 (+18 por ciento) , Vulkan), Monster Hunter World (+25 por ciento, DX11), League of Legends (+4 por ciento, DX11) y Fortnite (+17 por ciento, DX12). Si dejamos de lado el LoL como un valor atípico, es un aumento promedio del 18 por ciento. Si lo incluimos, es un aumento promedio del 15,2 por ciento. Ambas CPU se bloquearon a 4GHz para esta comparación. La GPU no fue revelada.


Esa mejora es casi tan grande como la mejora generacional media que AMD ha estado dando en los últimos años. Sin embargo, la pregunta más interesante es qué tipo de impacto tiene este enfoque en el consumo de energía.

AMD tiene enormes cachés en el cerebro

Es obvio que AMD ha estado trabajando en torno a la idea de colocar cachés enormes en los chips. El gran “Infinity Cache” en las GPU RDNA2 es un componente central del diseño. Hemos oído hablar de un Milan-X que, en teoría, podría implementar este tipo de enfoque. y HBM en el paquete.

Una forma de ver las noticias de una mejora del rendimiento del 15 por ciento es que permitiría a AMD reducir los relojes de la CPU desde un reloj superior de, digamos, 4.5GHz a alrededor de 4GHz con un rendimiento equivalente. El consumo de energía de la CPU aumenta más rápidamente que la frecuencia, especialmente cuando los relojes se acercan a los 5 GHz. Las mejoras que permiten que AMD (o Intel) alcance el mismo rendimiento a una frecuencia más baja pueden ser útiles para mejorar el consumo de energía de x86 a una determinada velocidad de reloj.

Hace unas seis semanas, cubrimos la fuga / rumor de la hoja de ruta anterior. En ese momento, especulé que la supuesta familia Ryzen 7000 de AMD podría integrar una unidad de cómputo RDNA2 en cada chiplet, y que esta integración a nivel de chiplet podría ser la razón por la que RDNA2 aparece en verde para Raphael pero naranja para el hipotético Phoenix.

Lo que voy a decir es especulación apilada sobre especulación y debería tratarse como tal:

Durante años, hemos esperado y esperado que AMD llevara una APU equipada con HBM a computadoras de escritorio o dispositivos móviles. Hasta ahora, nos hemos sentido decepcionados. Un chiplet con una pila L3 montada en 3D vinculada tanto a la CPU como a la GPU podría ofrecer una alternativa ingeniosa a este concepto. Si bien todavía no tenemos idea de qué tan grande sería el núcleo de la GPU, aumentar el rendimiento de una GPU integrada con caché integrada es una forma probada y verdadera de hacer las cosas. Ha ayudado a Intel a mejorar el rendimiento en varios SKU desde Haswell.

Lo anterior, como dije, es pura especulación, pero AMD ahora ha reconocido trabajar extensamente con grandes cachés L3 tanto en CPU (a través de apilamiento 3D) como en GPU (a través de Infinity Cache). No es una locura pensar que las futuras APU de la compañía continuarán la tendencia de una forma u otra.

Publicaciones relacionadas

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Botón volver arriba
Cerrar
Cerrar